블로그 상세 정보

현대 반도체 제조는 속임수처럼 간단한 질문으로 시작됩니다. 하나의 웨이퍼에 얼마나 많은 칩을 제조할 수 있을까요?

가장 간단한 방법은 웨이퍼 영역을 칩 영역으로 나누는 것이지만, 웨이퍼 기하학, 가장자리 배제, 결함 밀도,그리고 생산량은 고려됩니다.300mm 실리콘 또는SiC 웨이퍼, 정확한 칩 수 추정은 비용, 생산 계획 및 디자인 최적화에 중요합니다.

이 기사에서는 웨이퍼 칩 수 계산의 원리를 설명하고, 실용적인 공식을 보여주고, 반도체 산업에서 사용되는 학술적 수익 모델들을 소개합니다.

1왜 칩 수가 중요할까요?

웨이퍼당 칩의 수를 아는 것은 다음을 결정하는데 도움이 됩니다.

• 매트리당 제조비용

• 생산량

• 웨이퍼당 예상 수익

• 포장 및 시험 요구 사항

• 칩 크기와 레이아웃에 대한 디자인 타협

첨단 웨이퍼의 경우, 정확한 칩 수 추정은 수익성과 엔지니어링 결정에 직접 영향을 미칩니다.

2칩 계산의 기하학

웨이퍼는 원형이지만, 칩은 일반적으로 사각형 또는 직사각형입니다. 사각형이 원을 완벽하게 타일할 수 없기 때문에 가장자리에 가까운 부분 칩은 폐기됩니다. 따라서,사용 가능한 웨이퍼 면적은 항상 전체 웨이퍼 면적보다 약간 작습니다..

일반적으로 사용되는 근사 공식은 다음과 같습니다.

N ≈ (π × D2) / (4 × A) - (π × D) / sqrt ((2 × A)

어디:

• N = 전체 도형의 추정 수

• D = 웨이퍼 지름

• A = 칩 면적

첫 번째 항은 가장자리를 무시하는 다이의 이상수를 추정하고 두 번째 항은 가장자리 손실을 수정합니다.

3엣지 배제

제조업체는 리토그래피 왜곡, 패턴 불안정성 또는 결정 가장자리 결함으로 인해 웨이퍼 가장자리 근처에 고리를 사용하지 않고 Edge Exclusion로 알려져 있습니다.

전형적인 가장자리 배제 값:

• 300mm Si 웨이퍼: 3~5mm

• SiC 웨이퍼: 5~10mm

효과적 웨이퍼 지름은 다음과 같습니다.

D_eff = D - 2 × E

여기 E는 가장자리의 배제입니다.

4예제 계산: 15mm 칩과 300mm 웨이퍼

다음의 경우:

• 웨이퍼 지름: 300mm

• 가장자리 제외: 3mm

• 칩 크기: 15mm × 15mm

• 칩 면적: A = 225 mm2

단계 1: 실제 지름

D_eff = 300 - 2 × 3 = 294 mm

단계 2: 공식을 연결합니다.

N ≈ (π × 2942) / (4 × 225) - (π × 294) / sqrt ((2 × 225)

단계 3: 값 계산

• 1항: (π × 2942) / 900 ≈ 301

• 용어 2: (π × 294) / sqrt ((450) ≈ 27.5

N ≈ 301 - 27.5 ≈ 274 칩 당 웨이퍼

5수익을 회계하는 것

비록 웨이퍼 는 274 개의 칩 을 포함 하고 있더라도, 모든 칩 이 올바르게 작동 하는 것 은 아니다. 미세 한 입자, 미세 한 스크래치, 또는 격자 불완전성 같은 결함 들 은 생산량 을 감소 시킨다.

출력 모델은 엔지니어들이 웨이퍼당 사용할 수 있는 칩을 추정할 수 있게 해준다.

6클래식 수익 모델

6.1 포이슨 모델 (이념)

Y = e^(-A × D0)

어디:

• Y = 수익률

• A = 칩 면적 cm2

• D0 = 결함 밀도 (cm2 당 결함)

이 모델은 무작위적인 독립적인 결함을 가정하고, 생산량의 하위 한계를 제공합니다.

6.2 머피 모델 (더 현실적)

Y = ((1 - e^(-A × D0)) / (A × D0)) 2

덜 공격적인 결함 집합을 설명합니다.

6.3 부정적인 이원형 모델 (산업 표준)

Y = (1 + (A × D0)/α) ^(-α)

여기서 α는 결함 집단을 정량화합니다.

7양육성 을 본 으로 적용 하는 것

가정해 봅시다.

• A = 0.225cm2

• D0 = 0.003 결함/cm2

포산 모델:

Y ≈ e^(-0.225 × 0.003) ≈ 0.9993

현실적인 98%의 수익을 위해 사용할 수 있는 칩:

N_good 274 × 0.98 268 칩

8실제 칩 수에 영향을 미치는 요인

• 웨이퍼 활, 워크 또는 두께의 변화

• 리토그래피 가장자리 규칙

• 결함 핫스팟

• 레티클 크기 제한

• 다중 프로젝트 웨이퍼

• 다이 사면 비율

Fabs는 종종 테스트 후에 어떤 다이가 통과하거나 실패하는지 보여주는 칩 지도를 생성합니다.

9작은 칩은 더 높은 생산성을 가지고 있습니다.

칩 면적에 따라 양이 기하급수적으로 감소합니다.

• 더 작은 칩 → 더 낮은 결함 확률 → 더 높은 양

• 더 큰 전력 장치 → 더 낮은 출력 → 더 높은 비용

SiC와 같은 넓은 대역 간격 물질에서 결함 밀도는 종종 주요 비용 운전자입니다.

10결론

얼마나 많은 칩이 웨이퍼에 들어올 수 있는지 추정하는 것은 기하학, 재료 과학, 확률 이론을 결합합니다.

주요 요인:

• 웨이퍼 지름과 가장자리 제외

• 칩 면적 및 레이아웃

• 결함 밀도 및 클러스터링

이러한 원리를 이해하면 엔지니어와 구매자가 웨이퍼 성능을 예측하고 비용을 추정하고 디자인을 최적화 할 수 있습니다. 웨이퍼 크기가 증가하고 SiC와 같은 고급 재료가 사용됨에 따라,정확한 칩 수와 수익률 예측이 더욱 중요해집니다..